双数据速率(DDRX)内存:您是什么以及如何改善其设计?
RAM或随机存取存储器是每个电子设备的中央组件 - 它是数据和指令以电子存储以即时使用,允许设备执行其基本功能。数字数据存储方法的改进与电子创新的不断增加的速度不可原谅。借助于改进的内存接口方法,PCB设计人员和工程师使巨型飞跃增加了我们每天使用的智能设备的性能和处理速度。
DDRx是什么?
双数据率(DDR)同步动态随机存取存储器(SDRAM)是大多数现代处理器常用的RAM类型。这种高性能、低成本的存储解决方案于20世纪90年代首次推出,目标是个人电脑和其他消费电子产品,但也在图形、网络、服务器和其他应用程序中得到越来越多的采用。bob电竞官方它是电子技术从时钟和数据都来源于源的源同步切换到更动态的源和目标数据同步方法的驱动力。这允许时钟随数据移动,并最终隐藏在数据本身,以提供更大的数据精度和降低时钟的频率,从而降低对电路板信号完整性的要求。DDRx是DDR存储器的当代版本,与第一代DDR相比,其带宽增加了16倍或更多。
如今,越来越多的智能连接设备需要高速DDRX存储器接口,以提供所需的性能,同时保持产品成本竞争力。存储器电路的设计始终需要护理,但DDR内存的PCB布局更苛刻。基于传统的规则的方法往往是不够的,特别是对于最新的DDRX内存接口标准。取代试验和错误方法,电子开发人员正在转向虚拟设计,仿真和验证工具,以确保其设备内存接口的可靠性和鲁棒性。
使用三星SDI和其他领先的制造商,Altair®Pollex™能够优化DDRx时序、传输线、拓扑和终端,确保信号完整性(SI),促进首次正确的设计。
第一次设计DDRX
虽然DDR接口普遍存在,但在消费商品,汽车,电信,医疗,工业自动化等行业中使用的电子应用,但每个DDR设计也非常独特bob电竞官方,需要个人关注和关怀。当前生成DDR接口有一些设计挑战,使仿真驱动的设计软件越来越积分了开发过程。
一个挑战是随着时间的推移,存储接口的供电电压范围会减小。在2000年,你可以预期可用的电源电压范围在2.5 - 2.6伏特,但在2020年,设计师通常只有1.1伏特可用。电压限制给设计人员一个可能更小的误差幅度,要求在PCB的设计、制造和组装精度。
此外,有一个大范围,必须颠倒,以产生强大的接口定性和定量指标。这些包括定时关系,Si和定时参数,验证等阻抗,长度匹配,耦合和串扰,以及其他参数,如驱动强度和转换速率速率。
也许DDR开发的最大障碍是传统的设计方法本身。通常情况下,公司会对每个界面进行三次或更多的DDR设计迭代,每次迭代可能会花费2-3个工时。在整个开发过程中,设计人员和工程师可能会遇到重叠问题,如反射、倾斜、XT或SSN,这将导致通信和流程效率低下。然后,传统的方法只进行了肤浅的分析,可能忽略了失效的根本原因,只将验证的范围限制在关键网,没有探索进一步的优化机会。
Altair的仿真驱动设计过程通过使用三级漏斗方法实现更快的开发。首先,进行具有Pollex DFE的先进的几何验证,通常每次迭代只需要五分钟。这是粗略分析步骤,利用Pollex DFE +使用先进的电气验证。在最终精细晶粒分析阶段之前,这种帮助设计师在过程中提前捕获和纠正潜在的PCB设计缺陷。第三阶段DDR仿真与Pollex Si,为用户提供了详细的看,在设计通过初始验证和分析检查后,PCB的性能。该方法有助于PCB设计人员使用DFEX规则更容易地识别和隔离问题,并降低下游分析和测试阶段的昂贵和耗时的失败实例。
当您考虑许多电子制造商的运营规模时,设计迭代的减少可能对底线产生重大影响。三星SDI估计,由于减少了从六到三到三到九个和修订次数的设计迭代减少了六百万美元的储蓄。
如果您想使用Altair Pollex了解有关DDRX设计的更多信息,最近的网络研讨会提供了详细的步行过程,包括在操作中演示软件。单击下面的链接以查看演示文稿。